FED Konferenz 2021 in Bamberg, Deutschland

Technologietrends wie wie steigende Leistungsfähigkeit (und damit einhergehend eine steigende Leistungsaufnahme und höhere Stromstärken) moderner CPUs/MPUs, DSPs und auch SoCs/FPGAs, sowie geringere Bauformen/Formfaktoren (man denke hier beispielhaft an IoT/IIoT Anwendungen) sorgen auch im herkömmlichen Designprozess von digitalen Leiterplatten für Entwurfsprobleme und physikalische Effekte, wie man sie früher fast ausschließlich in der Leistungselektronik vorgefunden hat.

Dieser Tatsache wird seit einigen Jahren mit am Markt verfügbaren Power-Integrity Simulationswerkzeugen Rechnung getragen. Die Praxis zeigt aber, das der Einsatz derartiger Werkzeuge nur sehr vereinzelt erfolgt – auch weil oft seitens der Entwickler der Vorbereitungs- und Modellierungsaufwand für einen sinnvollen Einsatz von Power-Integrity Simulation überschätzt wird, es wird befürchtet das die Simulation ‚zu komplex‘ sei.

Somit werden Fragestellungen der Strombelastbarkeit von Leitungen und auch von Durchkontaktierungen oft weiterhin anhand von IPC-Tabellen und analytischen Untersuchungen oder Worst-Case Abschätzungen behandelt anstatt diese durch designbegleitende Simulation am virtuellen Prototyp zu lösen.

In diesem Beitrag wird anhand einer konkreten DDR4 Baugruppe die in den Durchkontaktierungen eines Stromversorgungssystems auftretenden Stromstärken, der IR-Drop und der Stromfluss praktisch untersucht. Anhand verschiedener parametrischer Studien (verschieden von Durchkontaktierungen, Änderung des Durchmessers) werden die konkreten Auswirkungen Alternativer Design-Maßnahmen auf die Stromverteilung und letztendlich auf die Güte der Stromversorgung untersucht. Besonderer Schwerpunkt liegt dabei auf einer tool-neutralen Darstellung der einfachen Anwendbarkeit derartiger Simulationsverfahren.